# (19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-7303 (P2001-7303A)

(43)公開日 平成13年1月12日(2001.1.12)

(51) Int.Cl.7	酸別記号	F I	テーマコート*(参考)
HO1L 27/108		H01L 27/10	651 5F083
21/8242		•	451
27/10	451		6 2 1 C


# 審査請求 未請求 請求項の数14 OL (全 21 頁)

<b>特顧平</b> 11-173018	(71) 出頭人	000003078
		株式会社東芝
平成11年6月18日(1999.6.18)	•	神奈川県川崎市幸区堀川町72番地
	(72)発明者	福住。嘉晃
		神奈川県横浜市磯子区新杉田町8番地 株
		式会社東芝横浜事業所内
	(72)発明者	幸山 裕亮
		神奈川県横浜市磯子区新杉田町8番地 株
-		式会社東芝横浜事業所内
	(74)代理人	100058479
		弁理士 鈴江 武彦 (外6名)
•		
·		最終頁に続く
		平成11年6月18日(1999.6.18) (72)発明者

#### (54) 【発明の名称】 半導体装置およびその製造方法

# (57) 【要約】

【課題】 還元剤を含む雰囲気中でアニールを施した場合でも、キャパシタ膜を構成する誘電体の劣化を抑制することが可能な構造を持つ半導体装置を提供すること。 【解決手段】 複数の分散電極 (SRO) と、下部導電体層 (SRO) 5、バリア層 (Al203) 6、および上部導電体層 (Al) 7からなる積層構造を含み、複数の分散電極 2 それぞれに共通となる共通電極 4 と、複数の分散電極 2 と共通電極 4 との間に形成されたキャパシタ膜 (BSTO) 3 とを具備することを特徴としている。



 $\cdot I$ 

, ",

#### 【特許請求の範囲】

【請求項1】 複数の分散電極と、

下部導電体層、被膜および上部導電体層からなる積層構 造を含み、前記複数の分散電極それぞれに共通となる共 通電極と、

前記複数の分散電極と前記共通電極との間に形成された キャパシタ膜とを具備することを特徴とする半導体装 置。

【請求項2】 前記積層構造がキャパシタを構成する場 合、このキャパシタの容量は、前記分散電極と前記共通 電極とが構成するキャパシタの容量よりも大きいことを 特徴とする請求項1に記載の半導体装置。

【請求項3】 半導体基板上に形成された、一方電極、 キャパシタ膜、および他方電極からなるキャパシタ構造 を有し、前記一方電極は、

前記キャパシタ膜上に形成された下部導電体層と、 前記下部導電体層上に形成された被膜と、

前記中間層上に形成された上部導電体層とを含むことを 特徴とする半導体装置。

【請求項4】 前記上部導電体層は、前記下部導電体層 および前記被膜よりも低い抵抗率を持つことを特徴とす る請求項3に記載の半導体装置。

【請求項5】 半導体基板上に形成された、一方電極、 キャパシタ膜、および他方電極からなるキャパシタ構造 と、

前記キャパシタ構造の周囲に形成され、前記キャパシタ 構造を実質的に覆う被膜とを具備することを特徴とする 半導体装置。

【請求項6】 前記被膜は、

Al、W、Cu、Ti、Co、Ta、Nb、Ru、Irからなる金属群の 少なくとも一つを含む金属酸化物、またはシリコン窒化 物のいずれかを含むことを特徴とする請求項1乃至請求 項5いずれか一項に記載の半導体装置。

【請求項7】 半導体基板上に形成された金属酸化物 と、

前記金属酸化物上に形成された第1の導電体膜と、 前記第1の導電体膜上に形成されたキャパシタ膜と、 前記キャパシタ膜上に形成された第2の導電体膜とを具 備することを特徴とする半導体装置。

【請求項8】 前記金属酸化物は、

AI、W、Cu、Ti、Co、Ta、Nb、Ru、Irからなる金属群の 少なくとも一つを含む金属酸化物であることを特徴とす る請求項7に記載の半導体装置。

【請求項9】 前記キャパシタ膜は、

(Ba, Sr) TiO3 、BaTiO3 、SrTiO3 、Ta2O5 、Pb(Zr, Ti)O3 、P b(Nb, Ti) O3, PbZrO3, PbTiO3, LiNbO3, SrBi2 Ta2 O9, Sr Bi2 (Ta. Nb)209、Bi4Ti3013の少なくとも一つであること を特徴とする請求項1乃至請求項8いずれか一項に記載 の半導体装置。

【請求項10】 セルキャパシタを持つメモリセルと、

前記セルキャパシタのプレート電極に電位を供給するプ レート電位供給手段と、

前記プレート電位供給手段と前記プレート電極との間に 直列に接続された容量とを具備することを特徴とする半 導体装置。

【請求項11】 半導体基板上に、一方電極を形成する 工程と、

前記キャパシタ膜上に、下部導電体層を形成する工程

前記下部導館体層上に、被膜を形成する工程と、 前記被膜上に、上部導電体層を形成する工程と、 前記上部導電体層、前記被膜および前記下部導電体層を 一括加工し、前記上部導電体層、前記被膜および前記下 部導電体層からなる他方電極を形成する工程とを具備す ることを特徴とする半導体装置の製造方法。

【請求項12】 半導体基板上に、一方電極を形成する 工程と、

前記一方電極上に、キャパシタ膜を形成する工程と、 前記キャパシタ膜上に、下部導電体層を形成する工程 と、

前記下部導電体層上に、上部導電体層を、前記下部導電 体層と前記上部導電体層との界面を反応させ、被膜を形 成しつつ形成する工程と、

前記上部導電体層、前記被膜および前記下部導電体層を 一括加工し、前記上部導電体層、前記被膜および前記下 部導電体層からなる他方電極を形成する工程とを具備す ることを特徴とする半導体装置の製造方法。

【請求項13】 半導体基板上に、一方電極を形成する 30 工程と、

前記一方電極上に、キャパシタ膜を形成する工程と、 前記キャパシタ膜上に、下部導電体層を形成する工程 と、

前記下部導電体層上に、上部導電体層を形成する工程 と、

前記上部導電体層と前記下部導電体層との界面を反応さ せ、被膜を形成する工程と、

前記上部導電体層、前記被膜および前記下部導電体層を 一括加工し、前記上部導電体層、前記被膜および前記下 40 部導電体層からなる他方電極を形成する工程とを具備す ることを特徴とする半導体装置の製造方法。

【請求項14】 半導体基板上に、一方電極を形成する 工程と、

前記一方電極上に、キャパシタ膜を形成する工程と、 前記キャパシタ膜上に、下部導電体層を形成する工程 と、

前記下部導電体層上に、上部導電体層を形成する工程 と、

前記上部導電体層、および前記下部導電体層を一括加工 50 し、前記上部導電体層、および前記下部導電体層を含む

-2-

前記一方電極上に、キャパシタ膜を形成する工程と、

10 کے

他方電極を形成する工程と、

前記上部導電体層と前記下部導電体層との界面を反応させ、前記他方電極に被膜を形成する工程とを具備することを特徴とする半導体装置の製造方法。

## 【発明の詳細な説明】

## [0001]

• •

【発明の属する技術分野】この発明は、キャパシタの構造に係わり、特にキャパシタ膜の劣化に起因したキャパシタの特性劣化の抑制に関する。

#### [0002]

【従来の技術】DRAMやFRAM等の半導体装置では、高度な微細化が進むにつれて、セル面積が小さくなり、データの記憶保持に関わるキャパシタ容量を確保するのが困難になってきている。

【0003】このような事情を解決するために、例えば DRAMの場合では、キャパシタ膜として従来用いられ ていたシリコン酸化膜、あるいはシリコン窒化膜に比べ て誘電率の高い、たとえばBSTOといった高誘電体を 使用して、同じキャパシタ面積でより多くの容量を稼ぐ ことが検討されている。

【0004】ところで、半導体装置の製造においては、キャパシタ形成後、多層配線工程で被ったプラズマダメージを除去して、良好なトランスタ特性や、リーク特性を得るために、多層配線形成後、水素雰囲気中でのアニール(以下水素アニール)が必要とされている。この水素アニールは、シンタ処理とも呼ばれる。

# [0005]

【発明が解決しようとする課題】しかしながら、たとえばBSTO等の高誘電体や、あるいはPZT等の強誘電体に関しては、水素アニールに対する耐性が乏しく、水 30 素アニールを施すと、その膜質が著しく劣化することが判明した。膜質の劣化の原因の一つとして、水素アニール時に、水素が還元剤として作用し、酸素を含むBSTO、あるいはPZTが還元されてしまうことが考えられる。

·【0006】このようなキャパシタ膜を構成する誘電体の劣化は、キャパシタ特性を劣化させる可能性がある。

【0007】この発明は、上記事情に鑑みて為されたもので、その目的は、還元剤を含む雰囲気中でアニールを施した場合でも、キャパシタ膜を構成する誘電体の劣化 40を抑制することが可能な構造を持つ半導体装置を提供することにある。

【0008】また、他の目的は、データ保持特性の悪化を抑制できる回路構成を有した半導体装置を提供することにある。

## [0009]

【課題を解決するための手段】上記目的を達成するために、この発明の第1の態様に係る半導体装置は、複数の分散電極と、下部導電体層、被膜および上部導電体層からなる積層構造を含み、前記複数の分散電極それぞれに

共通となる共通電極と、前記複数の分散電極と前記共通 電極との間に形成されたキャパシタ膜とを具備すること を特徴としている。

【0010】上記第1の態様に係る半導体装置によれば、複数の分散電極それぞれにキャパシタ膜を介して対向し、複数の分散電極それぞれに共通となる共通電極が、下部導電体層、被膜および上部導電体層からなる積層構造を含む。

【0011】上記共通電極は、分散電極との間にキャパシタ膜を介してキャパシタの電極の一つを構成するものである。このため、共通電極に含まれる積層構造中の被膜には絶縁性や導電性を問わず、様々な材料を選択できる。たとえば被膜に、還元性材料や緻密な膜質を持つ材料を選んで用いれば、キャパシタ膜に到達する還元剤の量を減らすことができる。この結果、キャパシタ膜を、還元により膜質が劣化してしまうような材料によって構成しても、キャパシタ膜の劣化を抑制することができる。

【0012】よって、還元剤を含む雰囲気中でアニール 20 を施した場合でも、キャパシタ膜を構成する誘電体の劣 化を抑制することが可能な構造を持つ半導体装置を得る ことができる。

【0013】また、上記第1の態様に係る半導体装置において、前記積層構造がキャパシタを構成する場合、このキャパシタの容量は、前記分散電極と前記共通電極とが構成するキャパシタの容量よりも大きいことが望ましい。

【0014】たとえば積層構造が構成するキャパシタの容量が、分散電極と共通電極とが構成するキャパシタの容量よりも小さいと、下部導電体層が分散電極にカップリングし、下部導電体層の電位が分散電極の電位の変動に応じて、変動してしまう。このため、キャパシタ膜が充電され難くなったり、あるいは分極され難くなったりする事情がある。

【0015】このような事情は、積層構造が構成するキャパシタの容量を、分散電極と共通電極とが構成するキャパシタの容量よりも大きくすることで改善できる。

【0016】上記目的を達成するために、この発明の第 2の態様に係る半導体装置は、半導体基板上に形成され た、一方電極、キャパシタ膜、および他方電極からなる キャパシタ構造を有し、前記一方電極は、前記キャパシ タ膜上に形成された下部導電体層と、前記下部導電体層 上に形成された被膜と、前記中間層上に形成された上部 導電体層とを含むことを特徴としている。

【0017】上記第2の態様に係る半導体装置によれば、一方電極が、下部導電体層、中間層、および上部導電体層からなる積層構造を含む。

【0018】上記一方電極は、他方電極との間にキャパシタ膜を介してキャパシタの電極の一つを構成するものである。このため、一方電極に含まれる積層構造中の被

膜には絶縁性や導電性を問わず、様々な材料を選択できる。たとえば被膜に、還元性材料や緻密な膜質を持つ材料を選んで用いれば、キャパシタ膜に到達する還元剤の量を減らすことができる。この結果、キャパシタ膜を、還元により膜質が劣化してしまうような材料によって構成しても、キャパシタ膜の劣化を抑制することができる。

【0019】よって、還元剤を含む雰囲気中でアニールを施した場合でも、キャパシタ膜を構成する誘電体の劣化を抑制することが可能な構造を持つ半導体装置を得ることができる。

【0020】また、上記第2の態様に係る半導体装置において、前記上部導電体層は、前記下部導電体層および前記被膜よりも低い抵抗率を持つことが望ましい。一方電極自身の抵抗が軽減され、電位を、一方電極の全体に対して有効に与えることができるためである。

【0021】上記目的を達成するために、この発明の第 3の態様に係る半導体装置は、半導体基板上に形成され た、一方電極、キャパシタ膜、および他方電極からなる キャパシタ構造と、前記キャパシタ構造の周囲に形成さ れ、前記キャパシタ構造を実質的に覆う被膜とを具備す ることを特徴としている。

【0022】上記第3の態様に係る半導体装置によれば、キャパシタ構造の周囲に形成され、キャパシタ構造を実質的に覆う被膜を有する。この被膜は、キャパシタ構造を実質的に覆うものであるので、絶縁性や導電性を問わず、様々な材料を選択できる。たとえば被膜に、還元性材料や、緻密な膜質を持つ材料を選んで用いれば、キャパシタ膜に到達する還元剤の量を減らすことができる。この結果、キャパシタ膜を、還元により膜質が劣化 30 してしまうような材料によって構成しても、キャパシタ膜の劣化を抑制することができる。

【0023】よって、還元剤を含む雰囲気中でアニールを施した場合でも、キャパシタ膜を構成する誘電体の劣化を抑制することが可能な構造を持つ半導体装置を得ることができる。

【0024】また、上記第1、第2、第3の態様において、前記被膜の好ましい材料は、AI、W、Cu、Ti、Co、Ta、Nb、Ru、Irからなる金属群の少なくとも一つを含む金属酸化物、またはシリコン窒化物のいずれかである。【0025】また、上記第1、第2の態様において、前記下部導電体層の好ましい材料は、Pt、Ru、Re、Os、Rh、Ir、Fe、Mn、Cr、Co、Ni、Tiからなる金属群の少なくとも一つを含む金属酸化物、または前記金属群の少なくとも一つとアルカリ土類金属元素の少なくとも一つとの合金、または前記金属群の少なくとも一つとの合金の酸化物、または前記金属群の少なくとも一つとの合金の酸化物、または前記金属群の少なくとも一つと希土類金属元素の少なくとも一つとの合金、または前記金属群の少なくとも一つと希土類金属元素の少なくとも一つと希土類金属元素の少なくとも一つと希土類金属元素の少なくとも一つと希土類金属元素の少なくとも一つと希土類金属元素の少なくとも一つと希土類金属元素の少なくとも一つと希土類金属元素の少なくとも一つと希土類金属元素の少なくとも一つと希土類金属元素の少なくとも一つと希土類金属元素の少なくとも一つと希土類金属元素の少なくとも一つと希土類金属元素の少なくとも一つと希土類金属元

素の少なくとも一つとの合金の酸化物のいずれかである。

【0026】また、上記第1、第2の態様において、前記上部導電体層の好ましい材料は、AI、W、Cu、Ti、Co、Ta、Nbからなる金属群の少なくとも一つ、または前記金属群の少なくとも一つを含む化合物、または前記金属群の少なくとも一つを含む合金、または前記金属群の少なくとも一つを含む合金の化合物いずれかである。

【0027】上記目的を達成するために、この発明の第4の態様に係る半導体装置によれば、半導体基板上に形成された金属酸化物と、前記金属酸化物上に形成された第1の導電体膜と、前記第1の導電体膜上に形成されたキャパシタ膜と、前記キャパシタ膜上に形成された第2の導電体膜とを具備することを特徴としている。

【0028】上記第4の態様に係る半導体装置によれば、半導体基板上に、金属酸化物を有する。この金属酸化物は、酸素を含むので還元性材料であるので、還元剤はここで消費され、よって、キャパシタ膜に到達する還元剤の量が減る。この結果、キャパシタ膜を、還元により膜質が劣化してしまうような材料によって構成しても、キャパシタ膜の劣化を抑制することができる。

【0029】よって、還元剤を含む雰囲気中でアニールを施した場合でも、キャパシタ膜を構成する誘電体の劣化を抑制することが可能な構造を持つ半導体装置を得ることができる。

【0030】上記第4の態様に係る半導体装置において、前記金属酸化物の好ましい材料は、AI、W、Cu、Ti、Co、Ta、Nb、Ru、Irからなる金属群の少なくとも一つを含む金属酸化物である。

【0031】また、上記第1,第2、第3、第4の態様に係る半導体装置において、前記キャパシタ膜の好ましい材料は、(Ba, Sr) TiO3、BaTiO3、SrTiO3、Ta2O5、Pb(Zr, Ti)O3、Pb(Nb, Ti)O3、PbZrO3、PbTiO3、LiNbO3、SrBi2Ta2O9、SrBi2(Ta, Nb)2O9、Bi4Ti3O13の少なくとも一つである。

【0032】上記他の目的を達成するために、この発明に係る半導体装置によれば、セルキャパシタを持つメモリセルと、前記セルキャパシタのプレート電極に電位を供給するプレート電位供給手段と、前記プレート電位供給手段と前記プレート電極との間に直列に接続された容量とを具備することを特徴としている。

【0033】上記半導体装置によれば、プレート電位供給手段とプレート電極との間に直列に接続された容量を具備するので、データアクセス時にメモリセルが発生させるノイズを、上記容量に吸収することができる。この結果、上記ノイズはメモリセルの外部に伝わり難くなる。

【0034】また、メモリセルの外部からのノイズについても同様に、上記容量が吸収するので、プレート電極には伝わり難くなる。よって、特にプレート電極のノイ

•

ズに起因したデータ保持特性の悪化を抑制することがで きる。

【0035】また、その製造方法の第1の態様は、半導 体基板上に一方電極を形成し、この一方電極上にキャパ シタ膜を形成し、このキャパシタ膜上に下部導電体層を 形成し、この下部導電体層上に中間層を形成し、この中 間層上に上部導電体層を形成する。この後、前記上部導 電体層、前記中間層、および前記下部導電体層を一括加 工し、前記上部導電体層、前記中間層、および前記下部 導電体層からなる他方電極を形成する。

【0036】上記第1の態様に係る製造方法によれば、 上部導電体層と下部導電体層との間に中間層を形成する ので、還元剤を含む雰囲気中でアニールを施した場合で も、キャパシタ膜を構成する誘電体の劣化を抑制するこ とが可能な構造を形成できる。

【0037】また、その製造方法の第2の態様は、半導 体基板上に一方電極を形成し、この一方電極上にキャパ シタ膜を形成し、このキャパシタ膜上に下部導電体層を 形成し、この下部導電体層上に上部導電体層を、前記下 部導電体層と前記上部導電体層との界面を反応させ、中 間層を形成しつつ形成する。この後、前記上部導電体 層、前記中間層、および前記下部導電体層を一括加工 し、前記上部導電体層、前記中間層、および前記下部導 電体層からなる他方電極を形成する。

【0038】上記第2の態様に係る製造方法によれば、 上部導電体層と下部導電体層との間に中間層を形成する ので、還元剤を含む雰囲気中でアニールを施した場合で も、キャパシタ膜を構成する誘電体の劣化を抑制するこ とが可能な構造を形成できる。

【0039】さらに第2の態様に係る製造方法によれ ば、中間層を、上部導電体層を下部導電体層との界面を 反応させつつ形成する。よって、中間層を別途形成する 工程が必要なく、製造コストの低減を図ることができ る。

【0040】また、その製造方法の第3の態様は、半導 体基板上に一方電極を形成し、この一方電極上にキャパ シタ膜を形成し、このキャパシタ膜上に下部導電体層を 形成し、この下部導電体層上に上部導電体層を形成し、 この上部導電体層と前記下部導電体層との界面を反応さ 記中間層、および前記下部導電体層を一括加工し、前記 上部導電体層、前記中間層、および前記下部導電体層か らなる他方電極を形成する。

【0041】上記第3の態様に係る製造方法によれば、 上部導電体層と下部導電体層との間に中間層を形成する ので、還元剤を含む雰囲気中でアニールを施した場合で も、キャパシタ膜を構成する誘電体の劣化を抑制するこ とが可能な構造を形成できる。

【0042】さらに第3の態様に係る製造方法によれ ば、中間層を、上部導電体層と下部導電体層との界面を 50 L1、BL2)に接続され、そのソースScは分散電極

反応させて形成する。よって、中間層を、反応工程のみ で形成でき、製造コストの低減を図ることができる。

【0043】また、その製造方法の第4の態様は、半導 体基板上に一方電極を形成し、この一方電極上にキャパ シタ膜を形成し、このキャパシタ膜上に下部導電体層を 形成し、この下部導電体層上に上部導電体層を形成し、 この上部導電体層、および前記下部導電体層を一括加工 し、前記上部導電体層、および前記下部導電体層を含む 他方電極を形成する。この後、前記上部導電体層と前記 下部導電体層との界面を反応させ、前記他方電極に中間 層を形成する。

【0044】上記第4の態様に係る製造方法によれば、 上部導電体層と下部導電体層との間に中間層を形成する ので、還元剤を含む雰囲気中でアニールを施した場合で も、キャパシタ膜を構成する誘電体の劣化を抑制するこ とが可能な構造を形成できる。

【0045】さらに第4の態様に係る製造方法によれ ば、中間層を、上部導電体層と下部導電体層との界面を 反応させて形成する。よって、中間層を、反応工程のみ で形成でき、製造コストの低減を図ることができる。

【0046】さらに中間層は、上部導電体層、および前 記下部導電体層を含む他方電極を形成した後に反応によ り形成されるので、たとえば他方電極上に層間絶縁膜を 形成したり、内部配線層を形態したりする工程での

"熱"を利用しての形成が可能であり、製造工程を簡単 化でき、製造コストの低減により有利である。

[0047]

【発明の実施の形態】以下、この発明の実施形態を図面 を参照して説明する。この説明に際し、全図にわたり、 30 共通する部分には共通する参照符号を付す。

【0048】 [第1の実施形態] 図1は、この発明の第 1の実施形態に係るキャパシタ構造体を示す図である。

【0049】図1に示すように、この発明の第1の実施 形態に係るキャパシタ構造体1は、複数に分散された分 散電極2と、複数の分散電極2で共通であり、これら分 散電極2にキャパシタ膜(誘電体膜)3を介して対向す る共通電極4とを具備する。共通電極4は、少なくとも 下部導電体層 5、バリア層 6、および上部導電体層 7の 三層からなる積層構造を含む。下部導電体層5は、キャ せ、中間層を形成する。この後、前記上部導電体層、前 40 パシタ膜3を介して分散電極2それぞれに対向する。上 部導電体層では、バリア層6を介して下部導電体層5に 対向する。

> 【0050】図2は、第1の実施形態に係るキャパシタ 構造体1を用いた1トランジスター1キャパシタ型のD RAMセルアレーを示す図である。

> 【0051】図2に示すように、DRAMセルアレーに は、セルトランジスタCTがアレー状に配置される。セ ルトランジスタCTのゲートはワード線WL(WL1、 WL2)であり、そのドレインDcはビット線BL(B

٠.

2に接続される。分散電極2はそれぞれキャパシタ膜3を介して共通電極4に対向する。プレート電位VPLは、プレート電位発生回路11から発生され、共通電極4に供給される。この結果、共通電極4はプレート電極として機能し、分散電極2はストレージ電極として機能する。

【0052】図3(A)はバリア層6が絶縁性を持つ場合のDRAMセルアレーの等価回路を示す等価回路図、図3(B)はバリア層6が導電性を持つ場合のDRAMセルアレーの等価回路を示す等価回路図である。

【0053】図3(A)に示すように、バリア層6が絶縁性を持つ場合、セルトランジスタCTのソースScは、プレート電位供給回路11に、互いに直列に接続された2つのキャパシタCc、Cpを介して接続される。プレート電位VPLは、キャパシタCpの上部導電体層7から、キャパシタCp、Ccで共通の下部導電体層5に、たとえば容量カップリングにより伝えられる。これにより、分散電極2/キャパシタ膜3/下部導電体層5とからなるキャパシタCcはセルキャパシタとして機能し、そのキャパシタ膜3にはデータに応じた電荷が蓄積される。

【0054】また、図3(B)に示すように、バリア層 6が導電性を持つ場合、セルトランジスタCTのソース Scは、プレート電位供給回路11に、互いに直列に接 続された抵抗体Rp、およびキャパシタCcを介して接 続される。プレート電位VPLは、上部導電体層7から、バリア層6からなる抵抗体Rpを介してキャパシタ Ccの下部導電体層5に伝えられる。これにより、バリア層6が絶縁性を持つ場合と同様に、分散電極2/キャパシタ膜3/下部導電体層5とからなるキャパシタはセ 30 ルキャパシタとして機能し、そのキャパシタ膜3にはデータに応じた電荷が蓄積される。

【0055】図4は、第1の実施形態に係るキャパシタ 構造体が用いられた1トランジスター1キャパシタ型の FRAMセルアレーを示す図である。

【0056】図4に示すように、FRAMセルアレーには、セルトランジスタCTがアレー状に配置されている。トランジスタCTのゲートはワード線WL(WL1、WL2)であり、そのソースはビット線BL(BL1~BL4)に接続されている。また、そのドレインは 40分散電極2に接続されている。

【0057】データの読み書きに駆動パルスを用いるFRAMの場合、共通電極4は、たとえばワード線WL毎に、共通電極4-1、4-2に分離される。分散電極2はキャパシタ膜3を介して共通電極4-1、4-2に対向する。共通電極4-1の上部導電体層7-1には駆動パルス線ドライバ(なお、駆動パルス線はプレート線とも呼ばれる)12から駆動パルスりP1が供給され、共通電極4-2の上部導電体層7-2には駆動パルス線ドライバ12から駆動パルスDP2が供給される。

10

【0058】図5(A)はバリア層6が絶縁性を持つ場合のFRAMセルアレーの等価回路を示す等価回路図、図5(B)はバリア層6が導電性を持つ場合のFRAMセルアレーの等価回路を示す等価回路図である。

【0059】図5(A)に示すように、バリア層6が絶録性を持つ場合、セルトランジスタCTのソースScは、駆動パルス線ドライバ12に、互いに直列に接続された2つのキャパシタCc、Cpを介して接続される。駆動パルスDP1は、キャパシタCpの上部導電体層7一1から、キャパシタCp、Ccで共通の下部導電体層5に、たとえば容量カップリングにより伝えられる。これにより、分散電極2/キャパシタ膜3/下部導電体層5とからなるキャパシタCcはセルキャパシタとして機能し、そのキャパシタ膜3はデータに応じて分極する。

【0060】また、図5 (B) に示すように、バリア層 6が導電性を持つ場合、セルトランジスタCTのソース Scは、駆動パルス線ドライバ12に、互いに直列に接続された抵抗体Rp、およびキャパシタCcを介して接続される。駆動パルスDP1は、上部導電体層7から、バリア層6からなる抵抗体Rpを介してキャパシタCcの下部導電体層5に伝えられる。これにより、バリア層6が絶縁性を持つ場合と同様に、分散電極2/キャパシタ膜3/下部導電体層5とからなるキャパシタはセルキャパシタとして機能し、そのキャパシタ膜3はデータに応じて分極する。

【0061】以上のようにキャパシタ構造体1のキャパシタ膜3は、DRAMや、FRAMにおいて、セルキャパシタの誘電体、即ちデータ保持用の誘電体として使うことができる。このため、キャパシタ膜3の材料には、高誘電体や、強誘電体が好ましく使用される。この発明において、特に好ましい高誘電体や、強誘電体の材料例を下記する。

【0062】(Ba, Sr) TiO3(一般にBSTO)、BaTi O3、SrTiO3、Ta2O5、Pb(Zr, Ti)O3(一般にPZT)、Pb (Nb, Ti)O3、PbZrO3、PbTiO3、LiNbO3、SrBi2Ta2O9、SrB i2(Ta, Nb)2O9、Bi4Ti3O13。

【0063】これら好ましい材料例はそれぞれ酸化物であり、総じて水素アニールに対する耐性が乏しい。

【0064】このため、この発明では、バリア層6に、 還元性材料、あるいは水素を通し難い性質を持つ材料を 使用する。このような性質を持つ材料の例を下記する。 【0065】AI、W、Cu、Ti、Co、Ta、Nb、Ru、Irから なる金属群の少なくとも一つを含む金属酸化物、シリコン窒化物。

【0066】上記材料例に挙げた材料を含む膜が、水素 アニールによるダメージを抑制することの理由として は、たとえば次の理由が考えられる。

【0067】(1)金属酸化物の場合

水素アニール時、キャパシタ膜3ばかりでなく、その金 50 属酸化物も還元される。このため、キャパシタ膜3に到 •

7

達する水素の量が減り、キャパシタ膜3の還元性ダメー ジが緩和される。さらに金属酸化物が酸素を過剰に含ん でいた場合、この過剰な酸素が還元に寄与する場合があ る。

【0068】(2)シリコン窒化物の場合 膜が緻密であるために水素を通し難い。このため、金属 酸化物の場合と同様に、キャパシタ膜3に到達する水素 の量が減り、キャパシタ膜3の還元性ダメージが緩和さ れる。

【0069】このように第1の実施形態に係るキャパシ タ構造体1によれば、共通電極4が、少なくとも下部導 電体層 5/バリア層 6/上部導電体層 7の三層構造を含 む。この三層構造のうち、バリア層6に、還元性材料、 あるいは水素を通し難い性質を持つ材料を用いれば、水 素アニールを施した場合でも、キャパシタ膜3の膜質の 劣化を抑制することが可能になる。

【0070】また、下部導電体層5の好ましい材料例 は、Pt、Ru、Re、Os、Rh、Ir、Fe、Mn、Cr、Co、Ni、Ti からなる金属群の少なくとも一つ、または上記金属群の 少なくとも一つを含む金属酸化物、または上記金属群の 少なくとも一つとアルカリ土類金属元素の少なくとも一 つとの合金、または上記金属群の少なくとも一つとアル カリ土類金属元素の少なくとも一つとの合金の酸化物、 または上記金属群の少なくとも一つと希土類金属元素の 少なくとも一つとの合金、または上記金属群の少なくと も一つと希土類金属元素の少なくとも一つとの合金の酸。 化物のいずれかである。

【0071】また、上部導電体層7の好ましい材料例 は、AI、W、Cu、Ti、Co、Ta、Nbからなる金属群の少な 化合物、または上記金属群の少なくとも一つを含む合 金、または上記金属群の少なくとも一つを含む合金の化 合物いずれかである。

【0072】以下、この発明に係るキャパシタ構造体1 を、半導体メモリ、特にスタック型DRAMに対して適 用した具体例のいくつかを、他の実施形態として順次説 明する。

【OO73】[第2の実施形態]図6(A)はこの発明 の第2の実施形態に係るDRAMセルアレーの一平面パ ターン例を示す平面図、図6(B)はこの発明の第2の 40 実施形態に係るDRAMセルアレーおよびDRAM周辺 回路の断面を示す断面図である。なお、図6(B)に示 すDRAMセルアレーの断面は、図6(A)中の6B-6 B線に沿ったものであり、ストレージ電極が現れる部 分を示している。また、図6(B)に示すDRAM周辺 回路の断面は、周辺回路のうちプレート電極端が現れる 部分を示している。

【0074】以下、図6(A)、(B)に示すDRAM を、その製造方法とともに説明する。

【0075】図7〜図15は、この発明の第2の実施形 *50* 【0080】次に、図11に示すように、下部導電体層

態に係るDRAMを、主要な製造工程毎に示した断面図 である。

12

【0076】まず、図7に示す構造を、周知の方法を用 いて形成する。一例を挙げれば、図7に示すように、シ リコン基板40内に、素子分離領域41を形成し、シリ コン基板40に、能動素子を形成するための素子領域4 2を画定する。次いで、シリコン基板40上に、ゲート 電極43を形成した後、素子領域42内に、ソース/ド レイン領域44を形成する。これにより、図6に示すセ 10 ルアレーの部分にはセルトランジスタCTが形成され、 また、周辺回路の部分には周辺トランジスタPTが形成 される。セルトランジスタCTのゲート電極43はワー ド線WLである。ゲート電極43は、導電性ポリシリコ ンと、髙融点金属シリサイドとの積層膜からなる。次い で、第1層層間絶縁膜45-1を形成した後、この第1層 層間絶縁膜45-1に対し、ソース/ドレイン領域44の 一方に通じるコンタクト孔46-1、および内部配線孔4 6-2を形成する。次いで、これら孔46-1、46-2内 に、内部配線層47を形成する。内部配線層47は、た とえば窒化チタン(TiN)と、チタン(Ti)との積 層膜により形成される。また、図6の左側に示される内 部配線層47は特にピット線BLであり、図6の右側に 示される内部配線層47は周辺回路の配線のうち、ビッ ト線BLと同一の層が用いられた配線を示している。次 いで、第2層層間絶縁膜45-2を形成する。次いで、第 1層層間絶縁膜45-1、第2層層間絶縁膜45-2に対 し、ソース/ドレイン領域44の他方に通じるコンタク ト孔48を形成する。次いで、コンタクト孔48内に、 コンタクトプラグ49を形成する。

くとも一つ、または上記金属群の少なくとも一つを含む 30 【0077】次に、図8に示すように、コンタクトプラ グ49が露出した第2層層間絶縁膜45-2上に、第3層 層間絶縁膜45-3を形成する。次いで、第3層層間絶縁 膜45-3に対し、リソグラフィー法およびRIE法を用 いて、セルキャパシタを形成するための開孔部50を形 成する。

> 【0078】次に、図9に示すように、開孔部50が形 成された第3層層間絶縁膜45-3上に、SrRu03(以下S RO)等の導電体を堆積し、SRO膜を形成する。次い で、SRO膜のうち、開孔部50内以外の部分を、たと えばCMP法を用いて除去する。これにより、開孔部 5 O内に、SRO膜からなるストレージ電極 2 が形成され る。ストレージ電極2は、コンタクトプラグ49を介し てセルトランジスタのソース/ドレイン44の他方に接 続される。

> 【0079】次に、図10に示すように、ストレージ電 極2、および第3層層間絶縁膜45-3上に、BSTO等 の髙誘電体、あるいは強誘電体を堆積し、キャパシタ膜 3を形成する。次いで、キャパシタ膜3上に、SRO等 の導電体を堆積し、下部導電体層5を形成する。

•

5上に、アルミナ (Al203) 等を堆積し、バリア層6を 形成する。このとき、バリア層6が絶縁性を持つ場合に は、その厚さは、1 nm~50nm程度が望ましい。特 にバリア層6がアルミナである場合には、5 nm程度が 望ましい。5 nm程度の薄いアルミナ膜を形成するため には、たとえば酸素を含む雰囲気中で、アルミニウムを スパッタリングすれば良い。

【0081】次に、図12に示すように、バリア層6上に、アルミニウム等の導電体を、スパッタリング法を用いて堆積し、上部導電体層7を形成する。

【0082】次に、図13に示すように、上部導電体層7、バリア層6、および下部導電体層5をリソグラフィー法およびRIE法を用いて、一括してエッチングし、プレート電極4を形成する。これにより、下部導電体層5、バリア層6、上部導電体層7の三層構造を含むプレート電極4が形成される。

【0083】次に、図14に示すように、プレート電極 4が形成された第3層層間絶縁膜45-3上に、第4層層 間絶縁膜45-4を形成する。次いで、第4層層間絶縁膜 45-4に対し、リソグラフィー法およびRIE法を用い 20 て、上部導電体層7に通じるコンタクト孔51、および 内部配線層47に通じるコンタクト孔52をそれぞれ形 成する。

【0084】次に、図15に示すように、コンタクト孔51、52が形成された第4層層間絶縁膜45-4上に、窒化チタン(TiN)、チタン(Ti)を順次堆積し、TiN/Tiの積層膜を形成する。次いで、積層膜のうち、コンタクト孔51、52内以外の部分を除去する。これにより、コンタクト孔51、および52内にそれぞれ、TiN/Tiの積層膜からなるコンタクトプラグ53、54が形成される。

【0085】次に、図6(B)に示すように、コンタクトプラグ53、54が形成された第4層層間絶縁膜45-4上に、窒化チタン(TiN)、チタン(Ti)を順次堆積し、TiN/Tiの積層膜を形成する。次いで、積層膜を、リソグラフィー法およびRIE法を用いてエッチングし、内部配線層55、56を形成する。

【0086】この後、特に図示しないが、内部配線層を、さらに多層に形成し、最後に窒化シリコン、あるいは二酸化シリコンからなるパッシベーション膜を形成する。この後、水素アニールを施し、セルトランジスタCTの特性、および周辺トランジスタPTの特性等をそれぞれ整えることで、第2の実施形態に係るDRAMが完成する。

【0087】このような第2の実施形態に係るDRAMによれば、プレート電極4が、下部層導電体層5 (SRO)、バリア層6 (Al203)、および上部導電体層7 (Al)の三層構造からなる。このため、多層配線工程後、水素アニールを施した場合でも、バリア層6 (Al203)が、キャパシタ膜3 (BSTO)を還元性ダメージから

14

保護する。よって、キャパシタ膜3の膜質の劣化が抑制 され、たとえばリーク電流増加等、キャパシタ特性の劣 化を防ぐことができる。

【0088】なお、第2の実施形態では、バリア層6の 成膜方法として、スパッタリング法を用いている。

【0089】たとえば $0.15\mu$ mルールの世代では、キャパシタが形成される開孔部50の最小幅は、約 $0.15\mu$ mとなる。このような開孔部50に、ストレージ電極2、キャパシタ膜3、および下部導電体層5を、たとえば $0.02\mu$ m、 $0.02\mu$ m、 $0.04\mu$ m程度にそれぞれ堆積すれば、開孔部50は、ほとんど埋め込まれた状態になり、特に下部導電体層5の上面は、ほぼ平坦となる。

【0090】このようにストレージ電極2、キャパシタ膜3、および下部導電体層5のトータルの膜厚を、開孔部50の最小幅の2倍以上とすれば、下部導電体層5の上面を平坦にできる。下部導電体層5の上面が平坦である構造によれば、バリア層6の成膜に、特に段差被覆性に優れた方法を使用する必要がなくなり、たとえばスパッタリング法を好適に使用することが可能な構造を得ることができる。

【0091】もちろん、バリア層6の成膜には、スパッタリング法の他、CVD法やスピンコート法等、より段差被覆性に優れた方法が使用されても良い。

【0092】また、第2の実施形態では、下部導電体層 5に、一般に抵抗率の高い導電性酸化物、たとえばSR Oを用いている。この場合、上部導電体層 7には、下部 導電体層 5 よりも抵抗率の低い導電体、たとえばアルミニウムを用いるのが望ましい。このようにすることで、 30 広い面積を持つセルアレー全体に対して、より有効にプレート電位VPLを与えることができる。

【0093】また、第2の実施形態では、プレート電位 VPLは、上部導電体層7に供給され、バリア層6は、 絶縁性を持つ物質、たとえばアルミナである。この場合 の等価回路は、図3(A)に示したものとなる。図3 (A)に示す構成では、プレート電位VPLの供給端 と、セルキャパシタとの間に、キャパシタが直列に接続

され、実効的なセル容量が減少してしまう。

【0094】しかし、通常のDRAMにおいては、プレ 40 一ト電極 4 は、多数のセル(典型的には 256 k ビット)に跨って共通に用いられており、非常に大きなパターンとなっている。具体的な例を挙げると、たとえば  $0.15\mu$ mルールの世代では、プレート電極 4 の面積 は、約 48,  $000\mu$ m²となる。この場合、バリア層 6 に、膜厚 5 n mのアルミナを用いた場合、その容量 は、 $7\times10^5$  f F程度となる。一方、セルキャパシタ1ビット当たりの容量は、通常 30 f F程度である。このため、直列に  $7\times10^5$  f F程度のキャパシタが接続されても、セルキャパシタ1ビット当たりの容量の減少 50 は、0.01%以下と十分に無視できるものとなる。

· \* is

•

容易に実現される。

【0095】また、第2の実施形態では、上部導電体層 7にアルミニウムを使用しており、また、コンタクトプ ラグ53には、TiN/Tiの積層膜を使用している。 このようなアルミニウムとTiNとの組み合わせでは、 コンタクトプラグ53の底部で良好なオーミック接続が

【0096】なお、バリア層6は導電性とすることも可 能である。この場合の等価回路は、図3(B)に示した ものとなる。バリア層6を導電性とするための一例は、 たとえばアルミナの酸素量を化学量論比よりも減少さ せ、Al203-a (d>0) とすれば良い。バリア層6に導電性 を持たせた場合には、バリア層6の抵抗率が高くても、 即ちわずかな導電性を有するだけでも、上部導電体層で と下部導電体層 5 との間の抵抗は十分に低いものにな る。上述したように、プレート電極4の面積が、非常に 大きいからである。このように、バリア層6に導電性を 持たせた場合には、セル容量の減少を抑制することがで きる。

【0097】次に、第2の実施形態の変形例を説明す る。

【0098】図16は、この発明の第2の実施形態の変 形例に係るDRAMを示す断面図である。

【0099】図16に示すように、コンタクト孔51 を、上部導電体層7、バリア層6をそれぞれ貫通して形 成し、コンタクトプラグ53を、下部導電体層5に直接 に接触させることも可能である。

【0100】このような変形例によれば、コンタクトプ ラグ53が下部導電体層5に直接に接触するので、バリ ア層 6 に導電性を持たせた場合と同様に、セル容量の減 少を抑制できる利点がある。

【0101】 [第3の実施形態] 図17はこの発明の第 3の実施形態に係るDRAMセルアレーおよびDRAM 周辺回路の断面を示す断面図である。

【0102】以下、図17に示す第3の実施形態に係る DRAMを、その製造方法とともに説明する。

【0103】図18~図25は、この発明の第3の実施 形態に係るDRAMを、主要な製造工程毎に示した断面 図である。

【0104】まず、図18に示すように、たとえば図7 を参照して説明した製法を用いて、シリコン基板40上 40-に素子分離領域41、セルトランジスタCT、周辺トラ ンジスタPT、セルトランジスタCTのドレインをビッ ト線に接続するためのビット線コンタクト(図示せ) ず)、ピット線47、セルトランジスタCTのソースを ストレージ電極に接続するためのコンタクトプラグ49 をそれぞれ形成する。

【0105】次に、図19に示すように、コンタクトプ ラグ49が露出した第2層層間絶縁膜45-2上に、第3 層層間絶縁膜45-3を形成する。次いで、第3層層間絶 縁膜 4 5-3に対し、リソグラフィー法およびRIE法を 50 は二酸化シリコンからなるパッシベーション膜を形成す

16

用いて、セルキャパシタを形成するための開孔部50を 形成する。

【0106】次に、図20に示すように、開孔部50が 形成された第3層層間絶縁膜45-3上に、SRO等の導 電体を堆積し、SRO膜を形成する。次いで、SRO膜 のうち、開孔部50内以外の部分を、たとえばCMP法 を用いて除去する。これにより、開孔部50内に、SR O膜からなるストレージ電極2が形成される。

【0107】次に、図21に示すように、ストレージ電 極2が形成された第3層層間絶縁膜45-3上に、BST O等の高誘電体、あるいは強誘電体を堆積し、キャパシ 夕膜3を形成する。次いで、キャパシタ膜3上に、SR O等の導電体を堆積し、下部導電体層5を形成する。

【0108】次に、図22に示すように、下部導電体層 5上に、たとえばCVD法を用いてアルミニウム等の導 電体を堆積し、上部導電体層7を形成する。この堆積 中、アルミニウムは、酸化物であるSRO(下部導電体 層)5と反応し、下部導電体層5と上部導電体層7との 界面に、アルミナ(Al203)等のバリア層 6 が形成され る。

【0109】次に、図23に示すように、上部導電体層 7、バリア層6、および下部導電体層5をリソグラフィ ー法およびRIE法を用いて、一括してエッチングし、 プレート電極4を形成する。これにより、下部導電体層 5、バリア層6、上部導電体層7の三層構造を含むプレ ート電極4が形成される。

【0110】次に、図24に示すように、プレート電極 4が形成された第3層層間絶縁膜45-3上に、第4層層 間絶縁膜45-4を形成する。次いで、第4層層間絶縁膜 30 45-4に対し、リソグラフィー法およびRIE法を用い て、上部導電体層でに通じるコンタクト孔51、および 内部配線層(BL)47に通じるコンタクト孔52をそ れぞれ形成する。

【0111】次に、図25に示すように、コンタクト孔 51、52が形成された第4層層間絶縁膜45-4上に、 窒化チタン(TiN)、チタン(Ti)を順次堆積し、 TiN/Tiの積層膜を形成する。次いで、積層膜のう ち、コンタクト孔51、52内以外の部分を除去する。 これにより、コンタクト孔51、および52内にそれぞ れ、TiN/Tiの積層膜からなるコンタクトプラグ5 3、54が形成される。

【0112】次に、図17に示すように、コンタクトプ ラグ53、54が形成された第4層層間絶縁膜45-4上 に、窒化チタン(TiN)、チタン(Ti)を順次堆積 し、TiN/Tiの積層膜を形成する。次いで、積層膜 を、リソグラフィー法およびRIE法を用いてエッチン グし、内部配線層55、56を形成する。

【0113】この後、特に図示しないが、内部配線層 を、さらに多層に形成し、最後に窒化シリコン、あるい

• ,

18

る。この後、水素アニールを施し、セルトランジスタC Tの特性、および周辺トランジスタPTの特性等をそれ ぞれ整えることで、第3の実施形態に係るDRAMが完 成する。

【O114】このような第3の実施形態に係るDRAM においても、第2の実施形態に係るDRAMと同様の効 果を得ることができる。

【0115】また、その製造方法によれば、バリア層6 を、下部導電体層5と上部導電体層7との間の反応によ り形成する。このため、バリア層6を形成するための膜 堆積工程を削減でき、製造コストの上昇を抑制できる。 【0116】また、その製造方法は、下記のように変形 することができる。

【0117】たとえばSRO等の下部導電体層5上に、 アルミニウム等の導電体を堆積し、上部導電体層 7を形 成する。この後、熱処理し、SROとアルミニウムとの 界面を反応させ、アルミナ(Al2O3)等のパリア層 7を 形成する。

【0118】このような製造方法においても、バリア層 6を形成するための膜堆積工程を削減でき、製造コスト 20 る。 の上昇を抑制できる。

【0119】また、別の変形例としては、たとえばSR 〇等の下部導電体層 5 上に、アルミニウム等の導電体を 堆積し、上部導電体層7を形成する。次いで、上部導電 体層7、および下部導電体層5をリソグラフィー法およ びRIE法を用いて、一括してエッチングし、下部導電 体層 5、および上部導電体層7の二層構造を含むプレー ト電極4を、まず形成する。この後、熱処理し、SRO とアルミニウムとの界面を反応させ、アルミナ(Al 203) 等のバリア層6を形成し、プレート電極4を、下 部導電体層 5、バリア層 6、および上部導電体層 7の三 層構造にする。

【0120】このような製造方法によれば、バリア層6 を形成するための膜堆積工程を削減でき、製造コストの 上昇を抑制できる。これと同時に、プレート電極4パタ ーンを形成するためのエッチング時、バリア層6のエッ チングが不要になり、エッチングの容易化を図ることが できる。

【0121】 [第4の実施形態] 図26はこの発明の第 周辺回路の断面を示す断面図である。

【0122】以下、図26に示す第4の実施形態に係る DRAMを、その製造方法とともに説明する。

【0123】図27~図38は、この発明の第3の実施 形態に係るDRAMを、主要な製造工程毎に示した断面 図である。

【0124】まず、図27に示すように、たとえば図7 を参照して説明した製法を用いて、シリコン基板40上 に素子分離領域41、セルトランジスタCT、周辺トラ ンジスタPT、セルトランジスタCTのドレインをビッ 50 4が形成された第3層層間絶縁膜45-3上に、アルミナ

ト線に接続するためのビット線コンタクト(図示せ ず)、ビット線47をそれぞれ形成する。この後、ビッ ト線47が形成された第1の層間絶縁膜45-1上に、第 2層層間絶縁膜45-2を形成する。

【0125】次に、図28に示すように、第2層層間絶 縁膜45-2上に、アルミナ等を堆積し、バリア膜61を 形成する。次いで、バリア膜61および第2層層間絶縁 - 膜45-2、第1層層間絶縁膜45-1に対し、リソグラフ ィー法およびRIE法を用いて、セルトランジスタCT 10 のソースに達するコンタクト孔48を形成する。次い で、コンタクト孔48内に、コンタクトプラグ49を形 成する。

【0126】次に、図29に示すように、コンタクトプ ラグ49が露出した第2層層間絶縁膜45-2上に、第3 層層間絶縁膜45-3を形成する。次いで、第3層層間絶 縁膜45-3上に、アルミナ等を堆積し、バリア膜62を 形成する。次いで、バリア膜62および第3層層間絶縁 膜に対し、リソグラフィー法およびRIE法を用いて、 セルキャパシタを形成するための開孔部50を形成す

【0127】次に、図30に示すように、開孔部50が 形成された第3層層間絶縁膜45-3上に、アルミナ等を 堆積し、バリア膜63を形成する。次いで、バリア膜6 3を、RIE法を用いてエッチングし、バリア膜63を 開孔部50の側壁に残す。

【0128】次に、図31に示すように、バリア膜63 およびバリア膜62上に、SRO等の導電体を堆積し、 SRO膜を形成する。次いで、SRO膜のうち、開孔部 50内以外の部分を、たとえばCMP法を用いて除去す 30 る。これにより、開孔部50内に、SRO膜からなるス トレージ電極2が形成される。

【0129】次に、図32に示すように、ストレージ電 極2およびバリア膜62上に、BSTO等の高誘電体、 あるいは強誘電体を堆積し、キャパシタ膜3を形成す る。キャパシタ膜3上に、SRO等の導電体を堆積し、 下部導電体層5を形成する。

【0130】次に、図33に示すように、下部導電体層 5上に、アルミナを薄く堆積し、バリア層6を形成す る。このとき、バリア層6を構成するアルミナの膜厚は 4の実施形態に係るDRAMセルアレーおよびDRAM 40 5 n m程度、成膜方法としては、たとえば酸素を含む雰 囲気中でのスパッタリング法である。

> 【0131】次に、図34に示すように、バリア層7上 に、スパッタリング法を用いて、アルミニウム等の導電 体を堆積し、上部導電体層7を形成する。

> 【0132】次に、図35に示すように、上部導電体層 7、バリア層6、および下部導電体層5をリソグラフィ 一法およびRIE法を用いて、一括してエッチングし、 プレート電極4を形成する。

> 【0133】次に、図36に示すように、プレート電極

• •

20

を堆積し、バリア膜64を形成する。次いで、バリア膜 64をRIE法を用いてエッチングし、バリア膜64を プレート電極4の側壁に残す。これにより、ストレージ 電極2、キャパシタ膜3、プレート電極4からなるキャ パシタ構造体は、たとえばプラグ49の上部を除いて、 バリア膜61、62、63、64、およびバリア層6に より覆われる。

【0134】次に、図37に示すように、プレート電極 4およびバリア膜65が形成された第3層層間絶縁膜4 5-3上に、第4層層間絶縁膜45-4を形成する。次い で、第4層層間絶縁膜45-4に対し、リソグラフィー法 およびRIE法を用いて、上部導電体層7に通じるコン タクト孔51、および内部配線層(BL)47に通じる コンタクト孔52をそれぞれ形成する。

【0135】次に、図38に示すように、コンタクト孔 51、52が形成された第4層層間絶縁膜45-4上に、 窒化チタン(TiN)、チタン(Ti)を順次堆積し、 TiN/Tiの積層膜を形成する。次いで、積層膜のう ち、コンタクト孔51、52内以外の部分を除去する。 これにより、コンタクト孔51、および52内にそれぞ 20 れ、TiN/Tiの積層膜からなるコンタクトプラグ5 3、54が形成される。

【0136】次に、図26に示すように、コンタクトプ ラグ53、54が形成された第4層層間絶縁膜45-4上 に、窒化チタン(TiN)、チタン(Ti)を順次堆積 し、TiN/Tiの積層膜を形成する。次いで、積層膜 を、リソグラフィー法およびRIE法を用いてエッチン グし、内部配線層55、56を形成する。

【0137】この後、特に図示しないが、内部配線層 を、さらに多層に形成し、最後に窒化シリコン、あるい は二酸化シリコンからなるパッシベーション膜を形成す 、 る。この後、水素アニールを施し、セルトランジスタC Tの特性、および周辺トランジスタPTの特性等をそれ ·ぞれ整えることで、第4の実施形態に係るDRAMが完 成する。

【0138】このような第4の実施形態に係るDRAM によれば、キャパシタ構造体が実質的にバリア膜61~ 64 (Al203)、およびバリア層 6 (Al203) により覆わ れる。このため、第2、第3の実施形態と同様に、多層 配線工程後、水素アニールを施した場合でも、バリア膜 40 61~64 (Al203) が、キャパシタ膜3 (BSTO) を還元性ダメージから保護する。よって、キャパシタ膜 3の膜質の劣化が抑制され、たとえばリーク電流増加 等、キャパシタ特性の劣化を防ぐことができる。

【0139】さらに、キャパシタ構造体の少なくとも一 部を覆うバリア膜61~64(Al2O3)を、下部導電体 層 5 (SRO)、バリア層 6 (Al<sub>2</sub>O<sub>3</sub>)、および上部導 電体層 7 (AI) の三層構造を含むプレート電極 4 と組み 合わせることで、上記効果は、さらに高まる。キャパシ 6 4により囲まれるためである。

【0140】以上、この発明を、第1~第4の実施形態 を参照して説明したが、この発明は、第1~第4の実施 形態に限られるものではなく、その主旨を逸脱しない範 囲で変形することができる。

【0141】たとえば第2~第4の実施形態では、図3 9 (A) に示すように、スタック型キャパシタを、スト レージ電極2を開孔部50に沿って凹状に形成し、この 凹状表面をプレート電極4と対向させる"内堀り型"と した。

【0142】しかし、スタック型キャパシタは、図39 (B) に示すように、ストレージ電極 2 を凸状に形成 し、この凸状表面をプレート電極4と対向させる"外堀 り型"としても良い。あるいは図39 (C) に示すよう な"クラウン型"としても良い。クラウン型は、たとえ ばストレージ電極2を開孔部50に沿って凹状に形成し た後、第4層層間絶縁膜45-4を、その表面から一部、 あるいは全てを除去することで形成される。

【0143】また、この発明は、スタック型キャパシタ に限られるものではなく、"プレーナ型キャパシタ"に も適用することができる。この発明を適用した"プレー ナ型キャパシタ"の一例は、図39(D)に示すよう に、ストレージ電極を、シリコン基板40内に形成され たTi層71、TiN層72、およびSRO層73によ り形成する。SRO層73上にはキャパシタ膜3(BS T〇)が形成され、キャパシタ膜3上には下部導電体層 5 (SRO)、バリア層 6 (Al<sub>2</sub>0<sub>3</sub>)、および上部導電 体層7(AI)からなるプレート電極4が形成される。

【0144】また、この発明に係るキャパシタ構造体 は、1トランジスター1キャパシタ型のDRAMやFR AMに限らず、図39(E)に示すような、EEPRO M等に使用されるスタックゲート構造のメモリセルにも 応用することができる。

【0145】図39(E)に示すように、スタックゲー ト構造のメモリセルは、シリコン基板40上に形成され たゲート絶縁膜81、ゲート絶縁膜81上に形成された 浮遊ゲート82、浮遊ゲート82に、キャパシタ膜83 を介して容量結合する制御ゲート84からなる。

【0146】スタックゲート構造のメモリセルを、たと えばEEPROMに用いた場合には、浮遊ゲート82と 制御ゲート84との間の容量を、浮遊ゲート82とシリ コン基板40との間の容量よりも大きくしたい要求があ る。浮遊ゲート82への電荷の注入効率を向上させるた めである。したがって、キャパシタ膜83の材料には、 シリコン酸化膜や、シリコン窒化膜よりも誘電率が髙 い、髙誘電体や、強誘電体が用いられることが十分に想 定される。たとえば第1の実施形態において説明したよ うな(Ba, Sr)TiO3 (一般にBSTO) 、BaTiO3、SrTi 03、Ta205、Pb(Zr,Ti)03(一般にPZT)、Pb(Nb,Ti)0 夕膜3の周囲がほぼ全て、バリア層6、バリア膜61~ 50 3、PbZrO3、PbTiO3、LiNbO3、SrBi2Ta2O9、SrBi2(Ta, N

b) 209、Bi4Ti3013である。

【0147】上記高誘電体や、強誘電体をキャパシタ膜 83に用いた場合、その膜質の劣化は、たとえばリーク 電流の増加等を招き、電荷保持特性の悪化につながるた めに極力抑制したい。

【0148】そこで、ゲート絶縁膜81を、上記バリア 層6と同様な材料、即ちAI、W、Cu、Ti、Co、Ta、Nb、R u、Irからなる金属群の少なくとも一つを含む金属酸化 物により構成する。

【0149】このような構成を有するスタックゲート構 造のメモリセルによれば、水素アニールを施した場合 に、ゲート絶縁膜81がキャパシタ膜83を還元性ダメ ージから保護する。よって、キャパシタ膜83の膜質の 劣化が抑制され、たとえばリーク電流増加等、電荷保持 特性の劣化を防ぐことができる。

【0150】また、バリア層6が絶縁性を有する場合、 次のような効果をさらに得ることができる。

【0151】たとえば256MピットのDRAMの場 合、図40(A)に示すように、セルアレイが256k ビット程度の規模ごとにまとめられている。即ちプレー 20 も、キャパシタ膜を構成する誘電体の劣化を抑制するこ ト電極は256kビットごとに分割されている。

【0152】図40(A)に示す状態では、あるセルア ・レイ、たとえばセルアレイAがアクセス(読み出し/書 き込み)されたとき、セルアレイA内のプレート電極の 電位が微妙に振動する。この微妙な振動はノイズとな り、プレート電極にプレート電位を供給する配線に伝わ る。配線に伝わったノイズは、セルアレイA内のプレー ト電極に配線を介して直接的に接続されている他のプレ ート電極、即ちセルアレイB内のプレート電極、セルア レイ C内のプレート電極、…に伝わる。この結果、アク 30 セスされていないセルアレイB、C、つまり休止してい るセルアレイB、C内のプレート電極の電位が振動す る。プレート電極の電位の振動は、セルのデータ保持特 性に悪い影響を及ぼす可能性がある。

【0153】これに対し、バリア層6を持ち、かつバリ ア層 6 が絶縁性を有する場合には、図40 (B) に示す ように、プレート電位を供給する配線とプレート電極と の間に、容量が直列に挟まれることになる。直列に挟ま れた容量は、アクセスされているセルアレイ、たとえば セルアレイA内のプレート電極の電位の振動を吸収す る。この結果、セルアレイA内のプレート電極の電位の 振動はプレート電位を供給する配線に伝わり難くなり、 アクセスされていないセルアレイB内のプレート電極、 セルアレイC内のプレート電極、…の電位の振動を抑制 することができる。よって、アクセスされていないセル アレイ中のセルのデータ保持特性の悪化を抑制すること ができる。

【0154】さらにアクセス時にメモリセルが発生する ノイズ以外に対しても耐性がある。たとえばプレート電 位を供給する配線に対してノイズが印加された場合で

も、このノイズは、直列に挟まれた容量によって吸収す ることが可能となる。よって、同様にプレート電極の電 位の振動は抑制され、セルのデータ保持特性の悪化を抑 制することができる。

22

【0155】このようにプレート電極が各セルアレイ毎 に分割されている場合、プレート電位を供給する配線と プレート電極との間に容量を直列に挟むことで、アクセ ス時にメモリセルが発生するノイズ、あるいはプレート 電位を供給する配線に印加されたノイズに起因したデー タ保持特性の悪化を抑制することができる。

【0156】また、プレート電極が一枚のみの場合に は、プレート電位発生回路11とプレート電極との間に 容量を直列に挟めば良い。この場合、特にプレート電位 を供給する配線にノイズが印加された際、このノイズに 起因したデータ保持特性の悪化を抑制することができ る。

## [0157]

【発明の効果】以上説明したように、この発明によれ ば、還元剤を含む雰囲気中でアニールを施した場合で とが可能な構造を持つ半導体装置を提供できる。

【図面の簡単な説明】

【図1】図1はこの発明の第1の実施形態に係るキャパ シタ構造体を示す図。

【図2】図2はこの発明の第1の実施形態に係るキャパ シタ構造体を用いたDRAMセルアレーを示す図。

【図3】図3(A)はバリア層が絶縁性を持つ場合のD RAMセルアレーの等価回路図、図3(B)はバリア層 が導電性を持つ場合のDRAMセルアレーの等価回路 义。

【図4】図4はこの発明の第1の実施形態に係るキャパ シタ構造体を用いたFRAMセルアレーを示す図。

【図5】図5(A)はバリア層が絶縁性を持つ場合のF RAMセルアレーの等価回路図、図5(B)はバリア層 が導電性を持つ場合のFRAMセルアレーの等価回路 図。

【図6】図6(A)はこの発明の第2の実施形態に係る DRAMセルアレーの平面図、図6(B)はこの発明の 第2の実施形態に係るDRAMを示す断面図。

40 【図7】図7はこの発明の第2の実施形態に係るDRA Mの一製造工程を示す断面図。

【図8】図8はこの発明の第2の実施形態に係るDRA Mの一製造工程を示す断面図。

【図9】図9はこの発明の第2の実施形態に係るDRA Mの一製造工程を示す断面図。

【図10】図10はこの発明の第2の実施形態に係るDR AMの一製造工程を示す断面図。

【図11】図11はこの発明の第2の実施形態に係るDR AMの一製造工程を示す断面図。

【図12】図12はこの発明の第2の実施形態に係るDR 50

4.1

AMの一製造工程を示す断面図。

【図13】図13はこの発明の第2の実施形態に係るDR AMの一製造工程を示す断面図。

【図14】図14はこの発明の第2の実施形態に係るDR AMの一製造工程を示す断面図。

【図15】図15はこの発明の第2の実施形態に係るDR AMの一製造工程を示す断面図。

【図16】図15はこの発明の第2の実施形態の変形例に 係るDRAMを示す断面図。

【図17】図17はこの発明の第3の実施形態に係るDR AMを示す断面図。

【図18】図18はこの発明の第3の実施形態に係るDR AMの一製造工程を示す断面図。

【図19】図19はこの発明の第3の実施形態に係るDR AMの一製造工程を示す断面図。

【図20】図20はこの発明の第3の実施形態に係るDR AMの一製造工程を示す断面図。

【図21】図21はこの発明の第3の実施形態に係るDR AMの一製造工程を示す断面図。

【図22】図22はこの発明の第3の実施形態に係るDR AMの一製造工程を示す断面図。

【図23】図23はこの発明の第3の実施形態に係るDR AMの一製造工程を示す断面図。

【図24】図24はこの発明の第3の実施形態に係るDR AMの一製造工程を示す断面図。

【図25】図25はこの発明の第3の実施形態に係るDR AMの一製造工程を示す断面図。

【図26】図26はこの発明の第4の実施形態に係るDR AMを示す断面図。

【図27】図27はこの発明の第4の実施形態に係るDR *30* 46-2…配線孔、 AMの一製造工程を示す断面図。

【図28】図28はこの発明の第4の実施形態に係るDR AMの一製造工程を示す断面図。

【図29】図29はこの発明の第4の実施形態に係るDR AMの一製造工程を示す断面図。

【図30】図30はこの発明の第4の実施形態に係るDR AMの一製造工程を示す断面図。

【図31】図31はこの発明の第4の実施形態に係るDR AMの一製造工程を示す断面図。

【図32】図32はこの発明の第4の実施形態に係るDR 40 56…内部配線層。 AMの一製造工程を示す断面図。

【図33】図33はこの発明の第4の実施形態に係るDR AMの一製造工程を示す断面図。

【図34】図34はこの発明の第4の実施形態に係るDR AMの一製造工程を示す断面図。

【図35】図35はこの発明の第4の実施形態に係るDR AMの一製造工程を示す断面図。

【図36】図36はこの発明の第4の実施形態に係るDR

AMの一製造工程を示す断面図。

【図37】図37はこの発明の第4の実施形態に係るDR AMの一製造工程を示す断面図。

24

【図38】図38はこの発明の第4の実施形態に係るDR AMの一製造工程を示す断面図。

【図39】図39(A)は内掘り型スタックキャパシタの 断面図、図39(B)は外掘り型スタックキャパシタの断 面図、図39(C)はクラウン型スタックキャパシタの断 面図、図39(D)はプレーナ型キャパシタの断面図、図 39 (E) はスタックゲート構造の断面図。

【図40】図40(A)、図40(B)はそれぞれプレート 電位発生回路とプレート電極との接続を示す回路図。

1…キャパシタ構造体、

2…分散電極(ストレージ電極)、

3…キャパシタ膜、

【符号の説明】

4…共通電極(プレート電極)、

5…下部導電体層、

6…バリア層、

7…上部導電体層、

11…プレート電位発生回路、

12…駆動パルス線ドライバ、

40…シリコン基板、

41…素子分離領域、

42…素子領域、

43…ゲート電極、

44…ソース/ドレイン領域、

45…層間絶緣膜、

46-1…コンタクト孔、

47…内部配線層、

48…コンタクト孔、

49…コンタクトプラグ、

50…開孔部、

51…コンタクト孔、

52…コンタクト孔、

53…コンタクトプラグ、

54…コンタクトプラグ、

55…内部配線層、

61~64…バリア膜、

71…Ti層、

72…TiN層、


73…SRO層、


81…ゲート絶縁膜、


82…浮遊ゲート、


83…キャパシタ膜、


8 4…制御ゲート。




















【図30】




[図31]




【図32】




[図36]




[図37]




【図38】




[図39]



[図40]





# フロントページの続き

Fターム(参考) 5F083 AD14 AD24 AD31 AD42 AD48

AD49 AD53 AD54 EP00 EP02

·450

EP23 EP44 EP49 EP56 FR02

GA02 GA06 GA12 GA21 GA27

JA06 JA13 JA14 JA15 JA17

JA31 JA35 JA36 JA37 JA38

JA39 JA40 JA42 JA43 JA44 JA53 JA56 MA01 MA05 MA06

MA16 MA17 MA18 MA20 PR18

PR22 PR33 PR40 PR42 PR43

PR44 PR45 PR52 PR53 PR54

PR55